FPGA / ASIC RTL Designer for DSP algorithms (Msc)
В архиве с 23 июня 2017
Требуемый опыт работы: 3–6 лет
Полная занятость, полный день
Moscow, Владыкино, Алтуфьевское шоссе, 1к7
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Ведущий разработчик алгоритмов
от 148 000 ₽Москва, Динамо
Опыт от 1 года до 3 лет
Разработка алгоритмов обработки радиолокационной информации (РЛИ) для радиолокационных станций (РЛС).
Высшее образование. Опыт в разработке алгоритмов первичной и вторичной обработки РЛИ не менее 3 лет. Опыт разработки методик проверки алгоритмических...
Разработчик алгоритмов на TypeScript Node.JS
от 120 000 ₽Москва
Опыт от 3 до 6 лет
Можно из дома
В команду разработки международного продукта компании MLM Soft требуется разработчик алгоритмов. Обязательно сильный математический - алгоритмический бэкграунд. Опыт программирования на Javascript...
Опыт от 1 года до 3 лет
Мы отвечаем за реализацию внутренних сервисов для сотрудников банка в специально созданном для этого интерфейсе. Это и специализированные сервисы для...
Опыт работы в области дизайна и проектирования интерфейсов более 1,5 лет. – Отличный командный игрок: умеете слушать и слышать, находить...
Опыт от 3 до 6 лет
Оказывать влияние на продукт. Быть соучастником большого процесса цифровой трансформации ВТБ. Как происходил сбор дополнительной информации и выявление технических ограничений?
Видеть как твой дизайн оживает на «проде» в крупном банке, а не работать в стол. * Что подготовишься к собеседованию и...
Инженер-разработчик RTL
от 150 000 ₽Москва, Авиамоторная
Опыт от 1 года до 3 лет
Микросхема с интерфейсами 400 GbE/100GbE/40GbE/25GbE/10GbE для коммутаторов и IP/MPLS маршрутизаторов.
Verilog и/или VHDL. Современные высокоскоростные интерфейсы, принципы построения систем на кристалле и т.п. Синтез и верификацию.
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Moscow, Владыкино, Алтуфьевское шоссе, 1к7